Introduction 第一季《如何提高生产效率》目录 视频地址 B站 more ...

Introduction 第一季《如何提高生产效率》目录 本集视频地址 B站 more ...

1. Introduction FPGA入门教程。 本文只讲如果在zedboard上运行linaro，不深讲原理，只讲操作。 2. 环境 2.1 硬件环境 zedboard using the Xilinx Zynq®-7000 All Programmable SoC. AES-Z7EV-7Z020-G REV-D版本（！！始终没有弄好图形界面！！） more ...

Introduction 本文介绍了在Linux下安装zedboard驱动解决vivado无法通过jtag连接到板子上的问题。 终于步入了helloworld阶段。之前折腾了下zedboard板子sd卡启动系统的问题，今天编写helloworld，运行。但是发现最后一步push到板子上时，vivado找不到板子。搜到了 more ...

Introduction CacheSim 简单的Cache模拟器 专辑目录 本文简要介绍Cache的背景知识，以及Cache结构的划分。 在计算机系统中，CPU高速缓存（英语：CPU Cache，在本文中简称缓存）是用于减少处理器访问内存所需平均时间的部件。在金字塔式存储体系中它位于自顶向下的第二层，仅次于CPU寄存器。其容量远小于内存，但速度却可以接近处理器的频率。 当处理器发出内存访问请求时，会先查看缓存内是否有请求数据 more ...

Introduction CacheSim 简单的Cache模拟器 专辑目录 本文详细说明load_trace、check_cache_hit等函数。 1.程序入口 main.cpp主要针对一个测试文件，配置了不同cache line大小，不同组相联路数，不同的替换策略。默认使用写回法。默认cache大小32KB（0x8000 Bytes）。 在每次循环里， more ...

Introduction CacheSim 简单的Cache模拟器 专辑目录 本文主要介绍cache miss以后的操作。 接上一章的cache hit以后的操作，如果miss了 index = more ...

Introduction 原来写过Python救急HttpServer和Ftpserver，来一句话迅速建立一个httpserver，供文件传输，但是只支持单线程，后续更新了下python多线程启动httpserver，但是仍然不支持ipv6,现在继续添加对ipv6支持的方法。 教育网一般都支持ipv6,走ipv6一般都可以到100Mbps的极限（10MB/s左 more ...

Introduction CacheSim 简单的Cache模拟器 专辑目录 本文统计了组相联路数、cache_line_size,cache_size以及替换策略对miss率和读写通信数据量的影响，并以图表的形式展现出来。 1. 组相联路数的影响 不变条件：cache_line_size 32bytes，LRU，Cache_size 32KB more ...

硬件环境 树莓派B+一个（我用的是debian环境） PC一台（或其它设备直接操作PI就行） 无线网卡（能用就行，不过强大的无线网卡会事半功倍，我用的3070） Find注： 无线网卡不是哪个都行，需要支持监听模式才可以，支持列表可以查看这里： https://wikidevi.com/wiki/Wireless_adapters/Chipset_table 安装依赖包 more ...